了解更多信息，請聯系：
5月24日，2025 AI-First 國產EDA芯片設計協同研討會在南京成功舉辦。上海合見工業(yè)軟件集團有限公司AI智能EDA平臺產品總監(jiān)成功在研討會上做了《大模型輔助Verilog RTL設計技術與工程實踐》的主題演講，分享了AI賦能EDA方面的業(yè)界技術研究動態(tài)，并介紹了合見工軟數字設計AI智能平臺產品UniVista Design Assistant (UDA) 。
以DeepSeek為?的國產開源?模型的迅速崛起，為??智能在集成電路領域的應?場景落地打下了堅實的基礎。隨著AI賦能EDA技術的深化，國產開源?模型有望通過與主流EDA?具鏈的深度集成，推動集成電路產業(yè)向智能化、?動化?向加速演進。 合見工軟在大模型賦能設計開發(fā)和驗證調試方面都做了深入的探索，特別是在大模型輔助Verilog RTL設計領域。
相較于較成熟的大模型賦能軟件編程，大模型賦能Verilog RTL設計面臨著開源數據稀缺與代碼容錯率低的雙重挑戰(zhàn)，合見工軟采用 “大模型+EDA” 閉環(huán)系統(tǒng)突破行業(yè)瓶頸，在技術研究和產品研發(fā)方面都取得了長足的進步。大模型和EDA工具有各自擅長的領域。和傳統(tǒng)AI不同，大模型作為一種生成式AI擅長內容生成，例如生成RTL代碼以及testbench 等，但由于大模型本質上是一種基于統(tǒng)計歸納的概率模型，有可能由于“幻覺”等因素使生成的內容正確性不足。而EDA工具有著強大的設計分析和評估能力，可以檢查設計中的語法錯誤，功能錯誤，并可對設計做PPA評估。把大模型和EDA有機結合起來，構成閉環(huán)系統(tǒng)，就能取長補短，充分發(fā)揮大模型的生成和探索能力，同時利用EDA工具鏈的反饋機制，指導大模型不斷修正和優(yōu)化設計，從而取得比單純用大模型的開環(huán)系統(tǒng)更好的效果。
今年2月，合見工軟推出數字設計AI智能平臺——UniVista Design Assistant (UDA)，是國內首款自主研發(fā)、專為Verilog設計打造的AI智能平臺，融合DeepSeek R1等先進大模型與合見工軟自研的EDA引擎，實現了全棧自主可控軟硬件方案。UDA可提升代碼QoR和正確性10-20%，支持AI輔助的設計空間探索和設計優(yōu)化，內置了仿真和調試工具，有效提升測試效率并提供全面的功能驗證服務。
UDA支持設計空間探索策略實現多個不同PPA設計方案智能比選，為設計人員提供設計洞見。成總監(jiān)把這一模式生動地比喻為 “高德地圖模式” 。高德地圖能為司機提供多種行車路徑的選擇，例如時間最短，路程最短以及收費最少等。類似的，UDA支持通過大模型生成多種RTL設計方案，并可通過合見工軟自研的快速綜合引擎RTL_Eval對生成的代碼進行檢驗和評估，除了可以修復語法錯誤外，也能提供在線的時序和面積預估信息，為設計人員選擇最優(yōu)設計提供參考。
除了橫向的設計空間探索外，UDA也支持針對RTL設計做深度優(yōu)化，包括對時序或面積方向做進一步優(yōu)化。UDA通過大模型和EDA有機結合的方式，把EDA工具對設計的分析結果反饋給大模型，也可同時由設計師提供優(yōu)化方案的提示，通過迭代方式調用大模型對設計做進一步優(yōu)化。
UDA內置了仿真和調試工具，支持Testbench的自動生成，并提供全面的功能驗證服務。用戶可以在統(tǒng)一的開發(fā)環(huán)境中無縫調用對代碼進行編譯和分析的邏輯綜合引擎，以及基于UVS的功能仿真引擎， 和基于UVD的功能調試引擎，實現設計驗證的自動化和集成化。這不僅提升了代碼的正確性，還顯著優(yōu)化了用戶的使用體驗，助力設計流程的高效推進。
設計師，大模型和EDA三者有效協同，將為芯片設計帶來全新的模式，大幅提高設計質量和生產效率。隨著有著更強自主能力的AI智能體技術成熟，芯片設計將向 “目標驅動型” 全流程自動化演進，合見工軟國產EDA智能平臺正在助力大模型落地芯片設計領域，重構產業(yè)生態(tài)。
關于合見工軟
上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設計自動化，Electronic Design Automation）領域為首先突破方向，致力于幫助半導體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴峻挑戰(zhàn)和關鍵問題，并成為他們值得信賴的合作伙伴。
了解更多詳情，請訪問www.ecbaby.cn。
滬公網安備31010402009389號