UniVista LPDDR5 IP包括LPDDR5內(nèi)存控制器、物理層接口（PHY）和驗(yàn)證平臺(tái)，采用優(yōu)化的設(shè)計(jì)架構(gòu)，經(jīng)過(guò)多種實(shí)際應(yīng)用場(chǎng)景驗(yàn)證和評(píng)估，可幫助芯片設(shè)計(jì)人員實(shí)現(xiàn)高達(dá)8533 Mbps的數(shù)據(jù)傳輸速率，支持單個(gè)最高32 Gb容量的內(nèi)存顆粒，并集成ECC功能，解決移動(dòng)設(shè)備、IoT、汽車(chē)電子等應(yīng)用領(lǐng)域?qū)Ω咝阅?、低功耗和小尺寸?nèi)存方案的場(chǎng)景需求問(wèn)題，可廣泛應(yīng)用于移動(dòng)設(shè)備、IoT和汽車(chē)電子SoC等多類(lèi)芯片設(shè)計(jì)中，已實(shí)現(xiàn)在移動(dòng)設(shè)備和IoT等領(lǐng)域的國(guó)內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。
產(chǎn)品特性
- 接口與兼容性：支持LPDDR4（最高4266 Mbps）和LPDDR5（最高8533 Mbps）；兼容DFI 5.1/5.0接口，LPDDR4支持1:2 DFI ，LPDDR5支持1:2/1:4 DFI
- 內(nèi)存配置：支持1/2Rank，x8/x16；32位數(shù)據(jù)寬度，2個(gè)獨(dú)立通道（PHY）；16位數(shù)據(jù)寬度，1個(gè)通道
- 架構(gòu)設(shè)計(jì)：軟件可控的1:1:2/1:1:4頻率比架構(gòu)；可自定義的Row、Column、Bank、Bank Group和Rank地址映射；硬件可配置和軟件可編程的QoS支持
- 初始化和訓(xùn)練：支持上電后DRAM初始化；全頻率和全Rank訓(xùn)練；支持從工作頻率啟動(dòng)
- 性能優(yōu)化：5個(gè)時(shí)鐘周期的超低命令延遲（典型場(chǎng)景）；支持亂序命令執(zhí)行最大化SDRAM效率；可配置讀寫(xiě)緩存（16-64個(gè)操作）
- 數(shù)據(jù)完整性與可靠性：端到端命令/地址/數(shù)據(jù)路徑奇偶校驗(yàn)；Inline ECC（64/8 SECDEC漢明碼）
- DFS功能：支持多達(dá)4個(gè)用戶(hù)自定義目標(biāo)頻率；無(wú)需軟件參與的DFS執(zhí)行
- 電源管理：多種低功耗模式，SDRAM下電、門(mén)控時(shí)鐘、控制器低功耗運(yùn)行
- 測(cè)試和調(diào)試：DRAM BIST（地址檢查、數(shù)據(jù)檢查、性能評(píng)估模式）；支持JTAG/IJTAG以及邊界掃描
滬公網(wǎng)安備31010402009389號(hào)