97se亚洲国产综合自在线,欧美成人免费专区精品高清,人妻人人添人人爽夜夜欢视频,日本中文字幕在线观看全,98久久人妻少妇激情啪啪

隨著AI智算、HPC超算、AD/ADAS智駕、5G技術(shù)和超大規(guī)模網(wǎng)絡(luò)等應(yīng)用領(lǐng)域的快速發(fā)展，芯片設(shè)計(jì)正面臨設(shè)計(jì)規(guī)模增長(zhǎng)、功能集成度增加以及軟硬件系統(tǒng)復(fù)雜度顯著提升等多方面的變化。這些趨勢(shì)不僅對(duì)芯片設(shè)計(jì)和驗(yàn)證工作的精確性和效率提出了更高的要求，也使得系統(tǒng)級(jí)設(shè)計(jì)和軟硬件協(xié)同配合變得更加復(fù)雜。

以合見工軟的數(shù)字驗(yàn)證硬件平臺(tái)來(lái)看，自成立以來(lái)歷經(jīng)了多代產(chǎn)品的演進(jìn)與迭代，現(xiàn)如今已具備完整的全系列硬件驗(yàn)證產(chǎn)品線，包括了針對(duì)中小規(guī)模原型驗(yàn)證的Phine Design 系列（PD SOLO）、搭載AMD新一代Versal™ Premium VP1902 的單系統(tǒng)先進(jìn)原型驗(yàn)證平臺(tái)PHINE DESIGN Advanced Solo Prototyping（簡(jiǎn)稱“PD-AS”）、適用于大規(guī)模ASIC/SOC 軟硬件驗(yàn)證的全場(chǎng)景驗(yàn)證硬件系統(tǒng)UVHS、以及數(shù)據(jù)中心級(jí)超大容量硬件仿真加速驗(yàn)證平臺(tái)UVHP系列，產(chǎn)品全線覆蓋了從4千萬(wàn)到460億邏輯門級(jí)別的原型驗(yàn)證及硬件仿真，可廣泛應(yīng)用于MCU、物聯(lián)網(wǎng)、消費(fèi)電子、視頻圖像處理、智能手機(jī)、通信網(wǎng)絡(luò)、AD/ADAS智駕、AI智算、HPC超算等領(lǐng)域。

UVHS集成了自主研發(fā)的全局時(shí)序驅(qū)動(dòng)的全自動(dòng)化流程智能編譯軟件UVHS Compiler，能在單一系統(tǒng)中運(yùn)行原型驗(yàn)證和硬件仿真兩種不同模式，來(lái)應(yīng)對(duì)復(fù)雜多樣的SoC軟硬件驗(yàn)證場(chǎng)景。還可以通過多臺(tái)系統(tǒng)級(jí)聯(lián)來(lái)支持多用戶、多主機(jī)的多模式混合使用，有效解決了其他不同模式方案之間相互切換跨度大、難度高、效率低、時(shí)間久的難題，由此實(shí)現(xiàn)更高效、靈活的軟硬件協(xié)同仿真，助力大規(guī)模芯片驗(yàn)證項(xiàng)目的快速收斂。UVHS適用于追求卓越運(yùn)行性能的軟件密集型的項(xiàng)目，其靈活的拆裝組合功能便于進(jìn)行性能調(diào)優(yōu)，同時(shí)配備了豐富的硬件外設(shè)，使得在實(shí)驗(yàn)室或本地機(jī)房的部署更加便捷。

2024年推出的另一款重磅產(chǎn)品是數(shù)據(jù)中心級(jí)的硬件仿真加速平臺(tái)UVHP，其主要特點(diǎn)是高密度，能夠支持更大容量的硬件仿真需求。UVHP特別適合部署在異地遠(yuǎn)端機(jī)房、數(shù)據(jù)中心、公有云或私有云等場(chǎng)景中。通過合見工軟針對(duì)本土客戶需求的技術(shù)創(chuàng)新，UVHP能夠更好地支持多用戶，并實(shí)現(xiàn)靈活的動(dòng)態(tài)資源分配。此外，UVHP的編譯和運(yùn)行過程是解耦的，即使項(xiàng)目中使用了眾多物理形態(tài)的速率適配器或子卡，用戶在編譯時(shí)也不會(huì)受到接口物理位置的限制，運(yùn)行時(shí)可以動(dòng)態(tài)靈活地安排資源。

同時(shí)， UVHP使用了和UVHS相同的編譯器軟件，其流程和腳本都是通用的，包括高速接口速率適配器、存儲(chǔ)模型套件、XTORs、接口子卡在內(nèi)的外設(shè)也都可以通用的，因而用戶的設(shè)計(jì)數(shù)據(jù)與環(huán)境可以在UVHS和UVHP間靈活遷移。

UVHP基于合見工軟自主研發(fā)的新一代專有硬件仿真架構(gòu)，采用先進(jìn)的商用FPGA芯片、獨(dú)創(chuàng)的高效能RTL綜合工具UVSyn、智能化全自動(dòng)編譯器，以及豐富的高低速接口和存儲(chǔ)模型方案，總體而言，其具備以下幾方面的優(yōu)勢(shì)：

• 該平臺(tái)將硬件仿真系統(tǒng)的算力提升至數(shù)據(jù)中心級(jí)別，為國(guó)產(chǎn)自研硬件仿真器中首家可擴(kuò)展至 400億邏輯門規(guī)模級(jí)別以上的產(chǎn)品，性能可與國(guó)際先進(jìn)產(chǎn)品相媲美。
• 系統(tǒng)規(guī)模支持1.6億門到460億門資源靈活擴(kuò)展調(diào)配。
• 編譯與運(yùn)行解耦，通過動(dòng)態(tài)資源分配映射，已編譯好的工程可靈活分配可用資源來(lái)運(yùn)行。
• 支持多用戶，最多可支持150個(gè)用戶并發(fā)。
• 高效能的編譯設(shè)計(jì)方法學(xué)，通過全自動(dòng)高并發(fā)編譯技術(shù)及參考增量編譯技術(shù)，實(shí)現(xiàn)高效率編譯及迭代。
• 支持多樣化調(diào)試手段，包括Record & Replay, Save & Restore, RTP Trigger  FVD(Full Visibility Debug), Fast FVD（FFVD）等。

同時(shí)，UVHP在配套的外設(shè)方案上，支持UV XTOR系列協(xié)議交易器、UV SA系列高速接口速率適配器、UV DC系列低速子卡等接口。此外，UVHP通過高達(dá)9TB的片外擴(kuò)展存儲(chǔ)來(lái)支持HBM3e、DDR5、LPDDR5、GDDR6、UFS4、eMMC5.1等豐富的UV MMK系列存儲(chǔ)模型。為了滿足硬件仿真中大量的調(diào)試需求，UVHP還提供了高達(dá)18TB的調(diào)試存儲(chǔ)器，確保在各種使用模式下都能滿足驗(yàn)證需求。

UVHP支持多種驗(yàn)證模式，包括純硬件ICE環(huán)境、XTOR和Hybrid等方案，為芯片系統(tǒng)級(jí)軟硬件協(xié)同設(shè)計(jì)及驗(yàn)證提供了強(qiáng)大的算力支持。結(jié)合合見工軟的虛擬原型、數(shù)字仿真器、驗(yàn)證管理等既有產(chǎn)品組合，UVHP已全面覆蓋數(shù)字芯片驗(yàn)證全流程的全場(chǎng)景需求，顯著提升了項(xiàng)目的收斂效率。

除了UVHP，合見工軟2024年還推出了另一款重要產(chǎn)品——商用級(jí)單系統(tǒng)先進(jìn)原型驗(yàn)證平臺(tái)PHINE DESIGN Advanced Solo Prototyping（PD-AS）。該平臺(tái)搭載AMD新一代超大自適應(yīng)SoC——AMD Versal™ Premium VP1902 Adaptive SoC，滿足單片原型驗(yàn)證系統(tǒng)在億門級(jí)產(chǎn)品領(lǐng)域的用戶需求，能夠靈活適應(yīng)各種驗(yàn)證場(chǎng)景的需求。

從UVHS全場(chǎng)景硬件驗(yàn)證平臺(tái)到最新的超大容量數(shù)據(jù)中心級(jí)硬件仿真平臺(tái)UVHP，合見工軟始終致力于解決用戶面臨的各種實(shí)際挑戰(zhàn)。曹夢(mèng)俠指出，合見工軟的UVHS/UVHP旨在通過核心技術(shù)創(chuàng)新，縮短客戶芯片驗(yàn)證項(xiàng)目的時(shí)間，從而加快產(chǎn)品上市進(jìn)程。具體來(lái)說，合見工軟主要從以下五個(gè)方面著手：

• 縮短功能驗(yàn)證的時(shí)間：Time-to-Functional-Signoff；
• 優(yōu)化編譯時(shí)間：Time-to-Bitfile；
• 提升運(yùn)行性能以縮短任務(wù)執(zhí)行時(shí)間：Time-to-Task；
• 縮短波形獲取時(shí)間以加速調(diào)試收斂：Time-to-Waveform；
• 軟件及系統(tǒng)開發(fā)左移，以縮短項(xiàng)目周期：Shift-Left。

在Time-to-Functional-Signoff方面，因?yàn)楹弦姽ぼ洷旧硪彩菄?guó)內(nèi)主流的IP供應(yīng)商，提供了當(dāng)前主流設(shè)計(jì)需要的各種高速接口IP和存儲(chǔ)IP。

同樣的，合見工軟也有世界一流的存儲(chǔ)控制器IP和存儲(chǔ)模型開發(fā)團(tuán)隊(duì)，在合見工軟成立以來(lái)陸續(xù)開發(fā)了DDR5/4/3、LPDDR5/4/3、HBM3e/3/2e、GDDR6等先進(jìn)方案，用戶群體廣泛，也是合見工軟主要的技術(shù)優(yōu)勢(shì)之一。

另外，合見工軟在硬件平臺(tái)上提供集成了IP和驗(yàn)證方案的Demo，客戶可直接沿用方案作為參考設(shè)計(jì)，從而大幅降低集成的時(shí)間成本。

在Time-to-Bitfile方面，UVHS/UVHP共用了強(qiáng)大的智能編器譯軟件，其內(nèi)置先進(jìn)的時(shí)序分析引擎，可以從各個(gè)維度提升編譯效率。

首先，采用并行編譯技術(shù)，通過大量任務(wù)并行處理來(lái)縮短整體編譯時(shí)間，這一策略貫穿整個(gè)編譯流程。

其次，引入了Bringup模式，適用于項(xiàng)目初期。該模式允許硬件平臺(tái)團(tuán)隊(duì)快速打通流程并生成bitfile，雖然在此過程中可能會(huì)犧牲部分性能和硬件資源，但能夠在更短的時(shí)間內(nèi)得到bitfile，使軟件團(tuán)隊(duì)能夠盡快啟動(dòng)任務(wù)。合見工軟的研發(fā)團(tuán)隊(duì)突破了傳統(tǒng)FPGA芯片的邊界，深入到芯片內(nèi)部的die級(jí)別，開發(fā)了多種die級(jí)別的算法。

第三，Performance模式在Bringup模式的基礎(chǔ)上進(jìn)一步優(yōu)化，進(jìn)行性能和面積的調(diào)優(yōu)，從而提升硬件平臺(tái)的運(yùn)行效率。在這兩種模式中，合見工軟的編譯器都配備了強(qiáng)大的自動(dòng)分割引擎，使得大容量系統(tǒng)也可以從全局視角求解到最優(yōu)的分割結(jié)果。

最后，參考增量編譯技術(shù)能夠更多地復(fù)用前次編譯的結(jié)果和方法，從而進(jìn)一步縮短編譯時(shí)間。

在Time-to-Task方面，UVHS/UVHP開發(fā)了存檔與恢復(fù)功能，顯著提高了驗(yàn)證項(xiàng)目的整體運(yùn)行效率。一方面，用戶可以在特定的運(yùn)行節(jié)點(diǎn)進(jìn)行存檔，之后重載之前的存檔后，可加載不同的測(cè)試項(xiàng)，從而節(jié)省總體運(yùn)行時(shí)間；另一方面，可以將較長(zhǎng)的系統(tǒng)測(cè)試場(chǎng)景拆分成更小的段落，以更小的時(shí)間顆粒度進(jìn)行分時(shí)復(fù)用，最大化硬件平臺(tái)的使用效率。

在Time-to-Waveform方面，通過存檔&恢復(fù)、錄制&回放、實(shí)時(shí)觸發(fā)和快速全波形等一系列高效調(diào)試組合拳，大幅縮短有效波形的獲取時(shí)間，從而縮短整個(gè)調(diào)試周期。運(yùn)行過程使能全信號(hào)可見模式能夠直接生成波形，無(wú)需重新編譯，大幅提升了調(diào)試效率。

在Shift-Left方面，統(tǒng)一的編譯器可以讓Emulation到Prototyping更絲滑的切換，在項(xiàng)目早期和中期使用Emulation模式進(jìn)行RTL調(diào)試的快速收斂，初期的軟件開發(fā)及測(cè)試任務(wù)在這個(gè)階段即可進(jìn)入。待中后期軟硬件聯(lián)調(diào)的任務(wù)量進(jìn)一步加重后，Emulation的性能已然不夠，這時(shí)候使用Prototyping模式可以更高性能運(yùn)行，提升效率。如果遇到需要深度debug RTL的場(chǎng)景，又可以切回到Emulation去抓RTL波形來(lái)深挖底層的問題，這樣一體雙模的形式可賦能軟件開發(fā)及調(diào)試快速收斂，縮短整個(gè)項(xiàng)目的周期。

以上是硬件平臺(tái)上合見工軟的諸多創(chuàng)新。同時(shí)，合見工軟自研的虛擬原型平臺(tái)UniVista V-Builder/vSpace提供了更高階的方法學(xué)工具，使軟件團(tuán)隊(duì)能夠在項(xiàng)目早期、RTL尚未完善時(shí)便開始開發(fā)工作。該套件突破了傳統(tǒng)的基于真實(shí)硬件的軟件開發(fā)與測(cè)試限制，解決了軟硬件解耦難題。UniVista V-Builder/vSpace可以進(jìn)一步與UVHS/UVHP相結(jié)合，構(gòu)筑芯片級(jí)全功能驗(yàn)證的混合平臺(tái)UV Hybrid，借助虛擬原型及混合原型，可以讓用戶在開發(fā)效率、驗(yàn)證精確度、硬件資源使用成本等諸多需求上找到優(yōu)化平衡點(diǎn)，進(jìn)一步推動(dòng)芯片產(chǎn)品加速面市。